

Japanese Patent Laid-open Publication No. HEI 9-284779 A

Publication date : October 31, 1997

Applicant : LG ELECTRON INC

Title : Method of decoding video bit stream having the MPEG standard

[Abstract] (With amendment)

[Object] A method capable of reducing a capacity of a memory that is used to decode a video bit stream having the MPEG standard.

[Means] To comprise a step of sequentially receiving a video bit stream of I and P pictures, each having an up portion and a down portion, each portion having a top field and a bottom field, storing the video bit stream in a first memory, decoding the stored up portion of the I picture and storing the result into a first region of a second memory, and storing the down portion into a second region of the second memory; and a step of decoding the stored up portion of the P picture, displaying the top field of the I picture, storing the up portion of the P picture into a third region of the second memory, decoding the down portion of the P picture, displaying the top field of the I picture, waiting until when a constant number of scanning lines of the bottom field are displayed, and storing the decoded the down portion of the P picture into a first region.

[0036]

[Problems to be Solved by the Invention] The present invention solves conventional problems. It is an object of the present invention to provide a method of decoding a video bit stream having the MPEG standard capable of

THIS PAGE BLANK (USPTO)

reducing a capacity of a memory that is used for decoding.

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (J P)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-284779

(43)公開日 平成9年(1997)10月31日

(51)Int.Cl.⁶ 識別記号

H04N 7/32

H03M 7/30

H04B 14/00

H04N 5/93

9382-5K

F I

H04N 7/137

H03M 7/30

H04B 14/00

H04N 5/93

Z

A

Z

審査請求 有 請求項の数 6 O L (全11頁)

(21)出願番号 特願平9-11655

(22)出願日 平成9年(1997)1月24日

(31)優先権主張番号 1996-10658

(32)優先日 1996年4月9日

(33)優先権主張国 韓国 (K R)

(71)出願人 590001669

エルジー電子株式会社

大韓民国, ソウル特別市永登浦区汝矣島洞
20

(72)発明者 関 哲▲ホン▼

大韓民国 ソウル 永登浦区 堂山洞 4
-91 油源 エイビーディー. 1-603

(72)発明者 金 秀桓

大韓民国 ソウル 西大門区 洪恩2洞
8-474

(74)代理人 弁理士 山本 秀策


最終頁に続く

(54)【発明の名称】 M P E G規格を有する映像ビット・ストリームをデコーディングする方法

(57)【要約】 (修正有)

【課題】 M P E G規格を有する映像ビット・ストリームのデコーディング時に使われるメモリの容量を減少させる方法。

【解決手段】 それぞれアップ部分とダウン部分とを有し、各部分はトップフィールドとボトムフィールドとを有するI及びPピクチャの映像ビット・ストリームを順次に受信して第1メモリに蓄積し、蓄積されたIピクチャのアップ部分をデコーディングして第2メモリの第1領域に、またダウン部分は第2メモリの第2領域に蓄積するステップと、蓄積されたPピクチャのアップ部分をデコーディングして、前記のIピクチャのトップフィールドが表示されると共に、Pピクチャのアップ部分を第2メモリの第3領域に蓄積し、ダウン部分をデコーディングして、Iピクチャのトップフィールドが表示され、ボトムフィールドの一定数の走査ラインが表示まで待機し、デコーディングされたPピクチャのダウン部分を第1領域に蓄積するステップとを包含する。



1

【特許請求の範囲】

【請求項 1】 それぞれアップ部分とダウン部分とを有し、該各部分はトップフィールドとボトムフィールドとを有する I ピクチャの映像ビット・ストリームと P ピクチャの映像ビット・ストリームを順次に受信して第 1 メモリに蓄積するステップと、

該蓄積された該 I ピクチャのアップ部分をデコーディングして第 2 メモリの第 1 領域に蓄積するステップと、
該蓄積された該 I ピクチャのダウン部分をデコーディングして該第 2 メモリの第 2 領域に蓄積するステップと、
該蓄積された該 P ピクチャのアップ部分をデコーディングして、該第 1 領域と該第 2 領域に蓄積された該 I ピクチャの該トップフィールドがディスプレイされると共に該 P ピクチャの該アップ部分を該第 2 メモリの第 3 領域に蓄積するステップと、

該 P ピクチャのダウン部分をデコーディングして、該 I ピクチャのトップフィールドがディスプレイされ、該 I ピクチャの該ボトムフィールドの一定数の走査ラインがディスプレイされるときまで待機し、デコーディングされた該 P ピクチャの該ダウン部分を該第 1 領域に蓄積するステップと、を包含する M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【請求項 2】 前記映像ビット・ストリームはマクロブロック単位でエンコーディングおよびデコーディングされる、請求項 1 に記載の M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【請求項 3】 前記受信される I、P ピクチャの映像ビット・ストリームはインターレース方式の N T S C 放送信号に属する、請求項 1 に記載の M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【請求項 4】 それぞれアップ部分とダウン部分とを有し、該各部分はトップフィールドとボトムフィールドとを有する I ピクチャの映像ビット・ストリームと複数個の P ピクチャの映像ビット・ストリームとを順次に受信して第 1 メモリに蓄積するステップと、

該蓄積された I ピクチャの該アップ部分をデコーディングして第 2 メモリの第 1 領域に蓄積するステップと、
該 I ピクチャの該ダウン部分をデコーディングして該第 2 メモリの第 2 領域に蓄積するステップと、

該蓄積された一番目の P ピクチャの映像ビット・ストリームの該アップ部分をデコーディングし、該第 1 領域、及び該第 2 領域に該蓄積された I ピクチャの該トップフィールドがディスプレイされる時、該デコーディングされた一番目の P ピクチャの該アップ部分を該第 2 メモリの第 3 領域に蓄積するステップと、

該 I ピクチャの該ボトムフィールドが一定数の走査ラインまでディスプレイされるまで待機するステップと、
該一番目の P ピクチャの該ダウン部分をデコーディングすることを待機するステップと、
該 I ピクチャの該ボトムフィールドが該一定数の走査ラ

2

インまでディスプレイされたとき、該一番目の P ピクチャのダウン部分をデコーディングして該第 2 メモリの該第 1 領域に蓄積するステップと、

2 番目の P ピクチャの該アップ部分をデコーディングして、該一番目の P ピクチャの該トップフィールドがディスプレイされるとき、該第 2 メモリの該第 2 領域に蓄積するステップと、

該一番目の P ピクチャの該ボトムフィールドが一定数の走査ラインまでディスプレイされるまで、該 2 番目の P ピクチャの該ダウン部分はデコーディングすることを待機するステップと、

該一番目の P ピクチャの該ボトムフィールドが一定数の走査ラインまでディスプレイされた時、該 2 番目の P ピクチャの該ダウン部分をデコーディングして該第 2 メモリの該第 3 領域に蓄積するステップと、

又、他の P ピクチャのビット・ストリームが印加されると、上記のような過程をそれぞれ繰り返すステップと、を包含する M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【請求項 5】 前記映像ビット・ストリームはマクロブロック単位でエンコーディングおよびデコーディングされる、請求項 4 に記載の M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【請求項 6】 前記受信された I、P ピクチャの映像ビット・ストリームは、インターレース方式を有する N T S C 放送信号に属する、請求項 4 に記載の M P E G 規格を有する映像ビット・ストリームをデコーディングする方法。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】 本発明は、M P E G 規格を有する映像ビット・ストリームをデコーディングする方法に関するものである。

【 0 0 0 2 】

【従来の技術】 以下、添付図面を参照して、従来の技術による M P E G 規格を有する映像ビット・ストリームをデコーディングする方法について説明すれば、下記の通りである。

【 0 0 0 3 】 図 1 は、一般的な M P E G 規格を有する映像ビット・ストリームをデコーディングする装置の構成ブロック図を示す図面であり、図 2 から図 5 は、フレームメモリの構造を示すダイヤグラムであり、図 6 は、M P E G 規格を有する映像ビット・ストリームをデコーディングする装置において、I ピクチャ・データ、P ピクチャ・データ、及び B ピクチャ・データ間の予測構造を示すダイヤグラムである。

【 0 0 0 4 】 一般に、M P E G 規格を有するデジタル映像システムにおいて、各映像フレームデータは画素 (Pixel) 単位に標本化される (specified) が、各映像フレームの情報量は膨大であるため、効率的な伝送、又は蓄

積のために、その情報量を減少させ得る映像圧縮（又は、符号化）の技術を必要とする。この映像圧縮の技術は、空間、及び時間領域における映像フレーム間に存在する重複情報を除去する方法を主に用いる。空間領域における重複性は、一映像フレーム内で、隣接する画素間のその変化の程度が非常に微細であることに起因し、時間領域における重複性は、隣接するフレーム間の変化、即ち物体の動きの変化が非常に微細であることに起因する。

【0005】良く知られているように、MPEG(Moving Picture Expert Group) 規格の映像ビット・ストリームは、送信側で3種類に区分されてコーディングされる(coded)。その3種類の映像ビット・ストリームは、I(Intra-Coded) ピクチャの映像ビット・ストリーム、P(Predictive-coded) ピクチャの映像ビット・ストリーム、及びB(Bidirectional Predictive Coded) ピクチャの映像ビット・ストリームである。これらの中で一番基準となる映像ビット・ストリームはI映像ビット・ストリームであり、P映像ビット・ストリームを構成するときにI映像ビット・ストリームをそれらの参照データとして用いる。又、B映像ビット・ストリームを構成する時、I映像ビット・ストリームとP映像ビット・ストリームは、B映像ビット・ストリーム構成のための参照データとして用いられる。このようにして、動映像のための圧縮が可能になる。圧縮された3種類の映像ビット・ストリームは、受信側でのデコーディング時にコーディング時と同一の関係を有する。

【0006】図1に示すように、一般的なMPEG規格を有するビット・ストリームをデコーディングする装置は、圧縮された（又は、コーディングされた）3種類の映像ビット・ストリームを受信して蓄積するメモリ10と、デコーディングを制御する制御部20と、制御部20の制御により、上記の関係を有してI映像ビット・ストリーム、P映像ビット・ストリーム、及びB映像ビット・ストリームをデコーディングし、そのデコーディングされた映像フレームデータを前記メモリ10に順次に蓄積するデコーダ30とを備えている。

【0007】図1において、制御部20の制御によりメモリ10に蓄積されたデコーディングされた映像ビット・ストリームをスクリーン上にディスプレイするディスプレイ装置40と、制御部20の制御によりメモリ10に蓄積されたデコーディングされた映像フレームデータを蓄積する蓄積装置50と、さらに、制御部20によりメモリ10に蓄積されたデコーディングされた映像フレームデータを他のところに伝送する伝送ラインとが、デコーディング装置と連結されている。

【0008】又、図2に示すように、図1における映像フレームメモリ10は、受信された映像ビット・ストリームを順次に蓄積する第1領域10aと、デコーディングされたI映像フレームデータを蓄積する第2領域10

bと、デコーディングされたP映像フレームデータを蓄積する第3領域10cと、デコーディングされたB映像フレームデータを蓄積する第4領域10dとを含んでいる。

【0009】動映像の具現のために、MPEG規格の映像ビット・ストリームが2種類の映像ビット・ストリーム、即ち、Iピクチャの映像ビット・ストリームとPピクチャの映像ビット・ストリームとだけを含むようにすることができる。この場合、図2において、メモリ10の第4領域は使用しなくて第1から第3領域(10a-10c)だけが使用される。

【0010】この際、図2の第2領域10bと第3領域10cは、図3のように示すこともできる。図3において、第2領域10bは、Iピクチャの映像フレームデータのアップ(up)部分を蓄積する領域10b₁とそのダウン(down)部分を蓄積する領域10b₂に区分され、第3領域10cは、Pピクチャの映像フレームデータのアップ部分を蓄積する領域10c₁と、そのダウン部分を蓄積する領域10c₂とに区分される。

【0011】従来のデコーディング方法によれば、送信側（例えば、放送局）から圧縮されたI、P、及びBピクチャの映像ビット・ストリームが受信されると、図1のメモリ10はその映像ビット・ストリームを順次に蓄積する。制御部20の制御により、デコーダ30は、そのメモリ10に蓄積された映像ビット・ストリームを順次に読み込んでデコーディングを行うことにより、Iピクチャの映像フレームデータ、Pピクチャの映像フレームデータ、及びBピクチャの映像フレームデータを作る。これらはそれぞれ制御部20によりメモリ10の当該領域(10b-10d)に蓄積される。

【0012】この際、図2に示すように、各第2から第4領域(10b-10d)は、各ピクチャのデコーディングされた映像フレームデータを蓄積するので、一映像フレームデータを全て蓄積できる容量を有する。

【0013】このように、I、P、及びBピクチャの映像フレームデータをメモリ10の領域(10b-10d)にそれぞれ完全に蓄積すると、制御部20は、これらをディスプレイ装置40を通してディスプレイさせるか、或いは必要にしたがって他の蓄積装置50に蓄積させるか、又は、デコーディングされたI、P、及びBピクチャの映像フレームデータは制御部20により他の装置(other device)への伝送のために伝送ラインに出力されることもある。この際、デコーダ30は、Pピクチャの映像ビット・ストリームをデコーディングする時に、第1領域10aに蓄積されたそれ以前の(backward)Iピクチャの映像ビット・ストリームを参照し、Bピクチャの映像ビット・ストリームとそれ以前のPピクチャの映像ビット・ストリームを参照する。

【0014】送信側におけるコーディング時、圧縮されたMPEG規格の各映像ビット・ストリームは、通常、

図3のような構成を有する。図3に従うと、MPEG規格にしたがって圧縮された一映像ビット・ストリームは、アップ(up)部分60とダウン(down)部分70とを含み、各部分は、トップフィールド(top field) 60a、70aと、ボトムフィールド(bottom field) 60b、70bとを有する。

【0015】このような構成を有するMPEG規格の一映像ビット・ストリームが一画像を再現する順序を、図4を参照して、説明する。

【0016】図4は、インターレース走査方式を有するNTSC放送方式の場合を例に取ったものである。

【0017】図4において、アップ部分60のトップフィールド60aに該当する走査ラインら(1、3、・・・239)が先にスクリーン上にディスプレイされ、次いで、ダウン部分70のトップフィールド70aに該当する走査ラインら(241、・・・477、479)がスクリーン上にディスプレイされる。

【0018】次に、アップ部分60のボトムフィールド60bに該当する走査ラインら(2、4、・・・240)がスクリーン上にディスプレイされ、ダウン部分70のボトムフィールド70bに該当する走査ラインら(242、・・・478、480)がスクリーン上にディスプレイされる。

【0019】即ち、図4において、アップ部分60のトップフィールド60aとダウン部分70のトップフィールド70aとは奇数フィールド(odd field)を構成し、アップ部分60のボトムフィールド60bとダウン部分70のボトムフィールド70bとは偶数フィールド(even field)を構成する。

【0020】そして、良く知られているように、奇数フィールドと偶数フィールドは、一映像フレームを構成する。加えて、インターレース方式では、奇数走査ラインらが先にスクリーン上にディスプレイされ、次に偶数走査ラインらがスクリーン上にディスプレイされる。

【0021】上述したように、従来のデコーディング方法に従うと、デコーダ30がデコーディングを行うことにより、Iピクチャの映像フレームデータ、Pピクチャの映像フレームデータ、及びBピクチャの映像フレームデータをそれぞれ得た後、メモリ10の当該領域(10b-10d)に全て蓄積し、その後、制御部20により決められている順序通りにディスプレイされる。したがって、メモリ10の各領域(10b-10d)は、各ピクチャの映像フレームデータを全て蓄積できる容量を有するべきである。

【0022】図5は、図2内における、Iピクチャの映像フレームデータとPピクチャの映像フレームデータのメモリ10内の第2領域10bと第3領域10cの詳細構成を示すダイアグラムである。

【0023】図5において、メモリ10の第2領域10bは、Iピクチャの映像フレームデータのアップ部分を

蓄積する部分10b₁とダウン部分を蓄積する部分10b₂とを含む。又、第3領域10cは、Pピクチャの映像フレームデータのアップ部分を蓄積する部分10c₁とダウン部分を蓄積する部分10c₂とを含む。

【0024】ここで、各部分は、Iピクチャの映像フレームデータとPピクチャの映像フレームデータを全部蓄積できる容量の25%に該当する。メモリ10の第2から第4領域(10b-10d)にこのように蓄積されたデコーディングされたI、P、及びB映像フレームデータは、制御部20により、決められている順序に従って、ディスプレイ装置40を通してディスプレイされるか、他の蓄積装置50に蓄積されるか、或いは伝送ラインを介して他の装置に伝送される。

【0025】図6は、コーディング時のMPEG規格のI、P、及びB映像フレーム間の参照構造を示すダイアグラムである。

【0026】MPEG規格においては、動映像の一シーケンス(sequence)は、複数の映像フレーム(frames)の単位、即ち、グループ単位にコーディングされる。各グループは、複数の映像フレームを含む。

【0027】又、上述したように、各グループを構成する複数の映像フレームは、I(Intra-Coded)映像フレームデータ、P(Predictive-Coded)映像フレームデータ、及びB(Bidirectionally Predictive-coded)映像フレームデータを含む。

【0028】この3種類の映像フレームデータの相互間の参照関係は、図6によく示されている。

【0029】図6に示すように、各グループのPピクチャの映像フレームデータはそれ以後(forward)のIピクチャの映像フレームデータを参照してコーディングされ、Bピクチャの映像フレームデータはそれ以前のIピクチャの映像フレームデータとそれ以後のPピクチャの映像フレームデータとを参照してコーディングされる。この映像フレームデータは、デコーディング時にも同一の参照関係を有するようになる。図6において、矢印は参照方向を示す。

【0030】ここで、Iピクチャの映像ビット・ストリームは、コーディング時にIピクチャのフレーム自身の情報だけでコーディングされるので、圧縮率をあまり高くすることができない。Pピクチャの映像ビット・ストリームはそれ以前のIピクチャのフレーム、又はそれ以前の他のピクチャフレームを参照してコーディングされる。この場合、Pピクチャの映像ビット・ストリームは同期補償によりコーディングされるので、Iピクチャの映像ビット・ストリームより高い圧縮率が得られるが、それ以前のPピクチャのフレームを参照する時もあるため、若干のコーディングエラー(coding error)が発生し得る。

【0031】一方、Bピクチャのフレームは、それ以前とそれ以後のIピクチャとPピクチャのフレームを同時

に参照するため、コーディング時、高い圧縮率を有する B ピクチャの映像フレームを得ることができる。

【0032】MPEG アルゴリズムにおいて、アプリケーション(application) のランダムアクセス性やシーン・チェンジ(scene change) の頻度数に従属して、I ピクチャのフレームの頻度数や位置が選択される。

【0033】一般に、同画像の各映像フレーム間には強い相関関係がある。

【0034】MPEG 規格による I、P、B ピクチャの映像フレームデータをコーディングする時に全て適用する場合、一ピクチャの最大(maximum) 寸法は、NTSC 放送方式では約 1.49 Mbyte であり、PAL 放送方式では約 1.78 Mbyte である。したがって、デコーディング時にその容量を有するメモリが要求される。これに加えて、受信される映像ビット・ストリームを蓄積するための図 2 の第 1 領域 10a まで顧慮すれば、2 Mbyte を越える容量を有するメモリが要求される。

【0035】前述したように、MPEG 規格を有する映像ビット・ストリームは、B ピクチャの映像フレームなしに、I ピクチャの映像フレーム、及び P ピクチャの映像フレームだけでコーディングすることができる。この場合、NTSC 放送方式では、デコーディング時、約 0.99 Mbyte 以上の容量を有するメモリが要求され、PAL 方式では、約 1.19 Mbyte 以上の容量を有するメモリが要求される。この場合、I ピクチャの映像フレームデータと P ピクチャの映像フレームデータだけを蓄積するため、I、P、及び B ピクチャの全ての映像フレームデータを蓄積するメインプロファイル(main profile) よりは一映像フレーム分減少された容量を有するメモリが要求される。しかし、依然として 1 Mbyte よりは遥かに大きい容量を有するメモリが要求されるため、映像機器の製造コストが高く所要される問題点があった。

【0036】

【発明が解決しようとする課題】本発明は、従来の問題点を解決するためのもので、デコーディング時に使われるメモリの容量を減少させ得る、MPEG 規格を有する映像ビット・ストリームをデコーディングする方法を提供することにその目的がある。

【0037】

【課題を解決するための手段】本発明による、MPEG 規格を有する映像ビット・ストリームをデコーディングする方法は、それぞれアップ部分とダウン部分とを有し、各部分はトップフィールドとボトムフィールドとを有する I ピクチャの映像ビット・ストリームと P ピクチャの映像ビット・ストリームとを順次に受信して第 1 メモリに蓄積するステップと、蓄積された I ピクチャのアップ部分をデコーディングして第 2 メモリの第 1 領域に蓄積するステップと、蓄積された I ピクチャのダウン部

分をデコーディングして第 2 メモリの第 2 領域に蓄積するステップと、蓄積された P ピクチャのアップ部分をデコーディングして、第 1 領域と第 2 領域に蓄積された I ピクチャのトップフィールドがディスプレイされると共に P ピクチャのアップ部分を第 2 メモリの第 3 領域に蓄積するステップと、P ピクチャのダウン部分をデコーディングして、I ピクチャのトップフィールドがディスプレイされ、I ピクチャのボトムフィールドの一定数の走査ラインがディスプレイされるときまで待機し、デコーディングされた P ピクチャのダウン部分を第 1 領域に蓄積するステップとを包含しており、そのことにより上記目的が達成される。

【0038】ある実施形態では、前記映像ビット・ストリームはマクロブロック単位でエンコーディングおよびデコーディングされる。

【0039】ある実施形態では、前記受信される I、P ピクチャの映像ビット・ストリームはインターレース方式の NTSC 放送信号に属する。

【0040】本発明による、MPEG 規格を有する映像ビット・ストリームをデコーディングする別の方法は、それぞれアップ部分とダウン部分とを有し、各部分はトップフィールドとボトムフィールドとを有する I ピクチャの映像ビット・ストリームと複数の P ピクチャの映像ビット・ストリームとを順次に受信して第 1 メモリに蓄積するステップと、蓄積された I ピクチャのアップ部分をデコーディングして第 2 メモリの第 1 領域に蓄積するステップと、I ピクチャのダウン部分をデコーディングして第 2 メモリの第 2 領域に蓄積するステップと、蓄積された一番目の P ピクチャの映像ビット・ストリームのアップ部分をデコーディングし、第 1 領域、及び第 2 領域に蓄積された I ピクチャのトップフィールドがディスプレイされる時、デコーディングされた一番目の P ピクチャのアップ部分を第 2 メモリの第 3 領域に蓄積するステップと、I ピクチャのボトムフィールドが一定数の走査ラインまでディスプレイされるまで待機するステップと、一番目の P ピクチャのダウン部分をデコーディングすることを待機するステップと、I ピクチャのボトムフィールドが一定数の走査ラインまでディスプレイされたとき、一番目の P ピクチャのダウン部分をデコーディングして第 2 メモリの第 1 領域に蓄積するステップと、2 番目の P ピクチャのアップ部分をデコーディングして、一番目の P ピクチャのトップフィールドがディスプレイされるとき、第 2 メモリの第 2 領域に蓄積するステップと、一番目の P ピクチャのボトムフィールドが一定数の走査ラインまでディスプレイされるまで、該 2 番目の P ピクチャのダウン部分はデコーディングすることを待機するステップと、一番目の P ピクチャのボトムフィールドが一定数の走査ラインまでディスプレイされた時、2 番目の P ピクチャのダウン部分をデコーディングして第 2 メモリの第 3 領域に蓄積するステップと、

又、他のPピクチャのビット・ストリームが印加されると、上記のような過程をそれぞれ繰り返すステップとを包含し、そのことにより上記目的が達成される。

【0041】ある実施形態では、前記映像ビット・ストリームはマクロブロック単位でエンコーディングおよびデコーディングされる。

【0042】ある実施形態では、前記受信されたI、Pピクチャの映像ビット・ストリームは、インターレース方式を有する。

【0043】

【発明の実施の形態】以下、本発明によるMPEG規格を有する映像ビット・ストリームをデコーディングする方法の好適な実施例を、添付図面を参照して、説明する。

【0044】本発明を説明するための映像機器のデコーディング装置の構成は、従来の構成を示す図1と同一であるので、デコーディング装置そのものについて、別度の説明は省略することにする。

【0045】即ち、本発明によるデコーディング方法は、図1のメモリ10内に蓄積されたシステムプログラムにある。又、本発明による方法は、MPEG規格による3種類のピクチャの中の2種類のピクチャ、つまりIピクチャとPピクチャだけを適用したことである。又、本発明の実施例においては、インターレース走査方式を有するNTSC放送方式に本発明の方法を適用する。

【0046】図1におけるメモリ10は、本発明による方法を具現するために、図7に示すような構造を有する。

【0047】図8から図13は、本発明によるMPEG規格を有するPピクチャの説明図であり、図14は、本発明によるMPEG規格を有する複数の映像ビット・ストリームをデコーディングする方法を示す動作流れ図である。

【0048】まず、図7に従うと、図1におけるメモリ10は、I、Pピクチャの映像フレームデータ用の第1蓄積領域80と、映像ビット・ストリームを蓄積する第2蓄積領域90とを有し、第1蓄積領域80は、第1部分80aと第2部分80b、及び第3部分80cとを有する。ここで、各部分(80a-80c)は、各映像フレームデータの25%だけを蓄積できる容量を有する。したがって、本発明の方法によれば、デコーディングのためのメモリの第1蓄積領域80は、各映像フレームデータの75%だけを蓄積できる容量を有する。即ち、第1蓄積領域80の各部分80a、80b、80cは、MPEGデコーダで使用される従来のメモリの3/4容量を有する。又、メモリ10の第1蓄積領域80は、基準映像になるIピクチャの映像ビット・ストリーム、及びIピクチャの映像ビット・ストリームを基準映像として参照して動き補償をするPピクチャの映像ビット・ストリームだけをデコーディングできる容量を有する。

【0049】本発明のデコーディング方法に従うと、MPEG規格の映像ビット・ストリームをデコーディングする装置で要求されるメモリの容量は、NTSC放送方式の場合、約0.74Mbyteであり、PAL放送方式の場合は、約0.89Mbyteである。前述したように、本発明のデコーディング方法に従うと、デコーディング装置で要求されるメモリの容量は、どの放送方式の場合にも1Mbyteを超過しない。

【0050】以下、本発明によるMPEG規格を有する映像ビット・ストリームをデコーディングする方法を、図8から図14を参照して、詳細に説明する。

【0051】まず、図8から図14に示すように、図1におけるメモリ10は制御部20の制御により送信側(例えば、放送局)から伝送されたMPEG規格のI、Pピクチャの映像ビット・ストリームを順次に受信して、図7の第2蓄積領域90に蓄積する。このように、Iピクチャの映像ビット・ストリームとPピクチャの映像ビット・ストリームが図7の第2蓄積領域90に蓄積されると、図1のデコーダ30は、まず、Iピクチャの映像ビット・ストリームを読み込んでデコーディングを行う。

【0052】ここで、各映像ビット・ストリームは、図3に示すように、アップ部分とダウン部分とを有し、各部分は、トップフィールドとボトムフィールドとを有する。したがって、デコーダ30は、図8と図14のステップ(S101)に示すように、基準映像に属するIピクチャの映像ビット・ストリームの中のアップ部分(Up)を先にデコーディングして、Iピクチャのアップ部分をメモリ10の第1蓄積領域80の第1部分80aに蓄積する。この際、アップ部分は、トップフィールドとボトムフィールドを有するので、トップフィールドが先に蓄積され、次いでボトムフィールドが蓄積される。

【0053】次いで、Iピクチャの映像ビット・ストリームのダウン部分がデコーディングされ、このデコーディングされたダウン部分も、図9と図14のステップ(S101)に示すように、第1蓄積領域80の第2部分80bにトップフィールドとボトムフィールドの順に蓄積される。

【0054】次いで、図10と図14のステップ(S102)に示すように、第1部分80aと第2部分80bに蓄積されたデコーディングされたIピクチャのトップフィールドがディスプレイされると共に、デコーダ30は、第2蓄積領域90に蓄積されたPピクチャの映像ビット・ストリームの中のアップ部分を、Iピクチャの映像ビット・ストリームを参照してデコーディングし、デコーディングされたPピクチャのアップ部分(Pup)は第3部分80cに蓄積される。

【0055】次いで、図11と図14のステップ(S103)に示すように、デコーダ30は、第1部分80a

と第2部分80bに蓄積されたデコーディングされたIピクチャのボトムフィールドが一定走査ラインまでディスプレイされるまで、P_iピクチャのダウン部分をデコーディングすることを待機する。

【0056】次いで、図12と図14のステップ(S104、S105)に示すように、Iピクチャのボトムフィールドが一定走査ラインまでディスプレイされると、デコーダ30は、第2蓄積領域90に蓄積されたP_iピクチャの映像ビット・ストリームのダウン部分(P_idown)を読み込んで、Iピクチャの映像ビット・ストリームを参照してデコーディングを行う。このデコーディングされたP_iピクチャのダウン部分は、トップフィールドとボトムフィールドの順に第1部分80aに蓄積される。

【0057】次いで、図12と図14のステップ(S106)に示すように、制御部20は第3部分80cと第1部分80aにそれぞれ蓄積されたP_iピクチャのアップ部分とダウン部分の各トップフィールドをディスプレイすると共に、第2蓄積領域90に蓄積されたP_iピクチャのアップ部分を読み出し、Iピクチャの映像ビット・ストリームを参照してデコーディングを行う。この際、第1蓄積領域80の第2部分80bは空いている。したがって、制御部20は、デコーディングされたP_iピクチャのアップ部分をトップフィールドとボトムフィールドとに区分して、第2部分80bに順次に蓄積する。

【0058】次いで、図13と図14のステップ(S107)に示すように、制御部20は、第3部分80cと第1部分80aに蓄積されたP_iピクチャのアップ部分とダウン部分のトップフィールドが全部ディスプレイされ、次いで、一定数の走査ラインまでのP_iピクチャのボトムラインがディスプレイされるまで、P_iピクチャのダウン部分をデコーディングすることを待機させる。

【0059】次いで、図13と図14のステップ(S108)に示すように、制御部20は、P_iピクチャの第1部分80aと第3部分80cに蓄積されたトップフィールドが全部ディスプレイされ、次いでボトムフィールドが一定数の走査ラインまでディスプレイされたかを判断して、それまでディスプレイされていたら、P_iピクチャのダウン部分をデコーディングし出す。

【0060】次いで、図13と図14のステップ(S109)に示すように、P_iピクチャのダウン部分は、P_iピクチャのトップフィールドをディスプレイし終え、第3部分80cに貯蔵された一定数の走査ラインをディスプレイし終えてからデコーディングされる。これは、P_iピクチャのボトムフィールドとP_iピクチャのボトムフィールドが重なることを防止するためである。

【0061】次いで、図14のステップ(S110)に示すように、制御部20は、メモリ10の第2蓄積領域90に、デコーディングのための他のピクチャがあるか

どうかをチェックする。もし、デコーディングのための他のピクチャの映像ビット・ストリームが第2蓄積領域90にあれば、図14のステップ(S105)からステップ(S110)までを繰り返す。

【0062】結局、図8から図13に示すように、本発明の方法に従うと、メモリのサイズは、従来の方法によるメモリのサイズより25%を減少させることができることが分かる(図5を参照)。

【0063】前述したように、映像ビット・ストリームはマクロブロック単位で圧縮、すなわちエンコーディングされるので、映像ビット・ストリームは同様にマクロブロック単位でデコーディングされる。

【0064】

【発明の効果】上述したように、本発明の実施例によると、MPEG規格のI、Pピクチャの映像ビット・ストリームは小さい容量を有するメモリを有してデコーディングすることができる。したがって、映像機器のデコーディング部分の製造コストを低くすることができる。

【図面の簡単な説明】

【図1】一般的なMPEGデコーダの構成ブロック図を示す図面である。

【図2】一般的なフレームメモリの構造を示す図面である。

【図3】一般的なフレームメモリの構造を示す図面である。

【図4】一般的なフレームメモリの構造を示す図面である。

【図5】一般的なフレームメモリの構造を示す図面である。

【図6】一般的な各画像間の予測構造を示す図面である。

【図7】本発明によるI、Pピクチャだけをデコーディングするフレームメモリの構造を示す図面である。

【図8】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像をデコーディングする過程を示す図面である。

【図9】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像をデコーディングする過程を示す図面である。

【図10】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像をデコーディングする過程を示す図面である。

【図11】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像をデコーディングする過程を示す図面である。

【図12】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像をデコーディングする過程を示す図面である。

【図13】本発明によるMPEGデコーダにおいて、フレームメモリの各デコーディング領域に印加される映像

をデコーディングする過程を示す図面である。

【図14】本発明によるMPEGデコーダにおいて、フレームメモリの映像デコーディング方法を示す動作流れ図である。

【符号の説明】

80 第1蓄積領域

80a 第1部分


80b 第2部分

80c 第3部分

90 第2蓄積領域


【図1】

従来技術




【図2】

従来技術



【図5】


従来技術




【図3】

従来技術


映像ビットストリーム




【図6】




【図8】




【図 4】




【図 7】




【図 9】




【図 10】




【図 11】




【図 12】



【図 13】



【図14】



フロントページの続き

(72)発明者 関 ▲勝▼載

大韓民國 ソウル 江南區 壓口政洞 現
代 エイビーティー。 31-1201

(72)発明者 ▲べ▼ 成玉

大韓民國 京畿▲道▼ 義王市 來▲遜▼
2 洞 孝性相兄 エイビーティー。 11-
303

THIS PAGE BLANK (USPTO)